(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-9081

(P2002-9081A)

(43)公開日 平成14年1月11日(2002.1.11)

(51) Int.Cl.'

酸別配号

FΙ

テーマコート (多考)

H01L 21/324

// C30B 29/06

H01L 21/324

X 4G077

C30B 29/06

審査請求 未請求 請求項の数4 OL (全 4 頁)

(21)出願番号

特願2000-191323(P2000-191323)

(22)出顧日

平成12年6月26日(2000.6.26)

(71)出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 山 田 浩 玲

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン

夕一内

(72)発明者 藤 井 修

神奈川県横浜市磯子区新杉田町8番地 株

式会社束芝横浜事業所内

(74)代理人 100064285

弁理士 佐藤 一雄 (外3名)


Fターム(参考) 40077 AA02 BA04 CF10 EB10 HA12

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 RF特性に優れた髙抵抗基板を用いて、スッ プに起因した不良の発生を防止し、歩留まりを向上させ るととが可能な半導体装置及びその製造方法を提供す る。

【解決手段】 基板中の格子間酸素濃度([Oi])が 8 E 1 7 c m-3以下、酸素析出物密度([BMD])が 1 E 8 c m⁻ '以上、基板比抵抗が500Ω・c m以上で ある基板を用い、デバイスプロセス中の熱処理工程を1 000℃換算で25時間以内とすることにより、基板の 低抵抗化を抑制しつつ、スリップ等の結晶欠陥の発生が 防止される。



【特許請求の範囲】

【請求項1】半導体基板上に回路が形成された半導体装 置において、

前記半導体基板は、基板中の格子間酸素濃度(以下、 [Oi]と称する) が8E17cm-'以下、微小欠陥密 度(以下、[BMD]と称する)が1 E8 c m- 以上、 比抵抗が500Q·cm以上であることを特徴とする半 導体装置。

【請求項2】半導体基板を用いて回路を形成し、半導体 装置を製造する方法において、

[Oi] が8E17cm-'以下、[BMD] が1E8c m-'以上、及び比抵抗が500Q·cm以上の半導体基 板を用い、前記回路を形成するためのデバイスプロセス 中の熱工程を、1000℃換算で25時間以内とすると とを特徴とする半導体装置の製造方法。

【請求項3】半導体基板を用いて回路を形成し、半導体 装置を製造する方法において、

[Oi] が8E17cm-'以下、及び比抵抗が500Q · c m以上の半導体基板に対し、500~700℃で5 上とするステップと、

前記熱処理を施した前記半導体基板を用いて前記回路を 形成するステップであって、回路形成時の熱処理を10 00℃換算で25時間以内とするステップと、を備える ことを特徴とする半導体装置の製造方法。

【請求項4】半導体基板を用いて回路を形成し、半導体 装置を製造する方法において、

結晶引き上げ時に、Nzを1E13cm-'以上ドープす ることにより [BMD] を1E8cm-3以上とした、

[Oi] が8E17cm-'以下で比抵抗が500Q・c m以上の半導体基板を得るステップと、

前記半導体基板を用いて前記回路を形成するステップで あって、回路形成時の熱処理を1000℃換算で25時 間以内とするステップと、

を備えることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ の製造方法に関するものであり、特に高周波信号を用い る装置及びその製造方法に関するものである。

[0002]

【従来の技術】高周波信号を用いるRF (Radio Freque ncy) 通信用デバイスでは、髙周波信号のエネルギ損失 を抑制し、GHz帯においてもQ値の高いスパイラルイ ンダクタを形成するために、支持基板としてCz法によ り結晶引き上げを行った高抵抗基板(比抵抗 ρ≥ 100 OΩ·cm) を用いたSOl (Silicon On Insulator) ウェーハを使用する場合が多く、これにより高周波特性 が改善される。

【0003】しかし、半導体基板中の酸素濃度が高い

と、基板に回路を形成するデバイスプロセス中で行われ る熱処理により、酸素ドナーが発生して基板の比抵抗が 低下する。このため、格子間酸素濃度(以下、[Oi] と称する) が低い([Oi]≦8E17cm-3) 基板を

用いる必要がある。

MC Z法で結晶引き上げを行う方法、あるいは(2) [Oi] が高い([Oi]≥13E17cm-') 基板に熱 処理を行い、酸素折出による微小欠陥 (Bulk Micro Def 10 ect、以下BMDという)を形成し、固溶酸素濃度を低 減させる方法がある。

【0004】酸緊濃度を低くする方法としては、(1)

【0005】ところが、上記(1)の方法による基板を 用いてRFデバイスを作成すると、固溶酸素による転位 のピンニング効果が低下するため、デバイスプロセス中 の熱処理において、スリップが発生するという問題があ った。とれは、4点支持ボート等で半導体基板を支持し て熱処理を行っている最中に、基板におけるボートの接 触箇所にクラック等が発生するという現象である。

【0006】また、上記(2)の方法による基板を用い 時間以内熱処理を行って、[BMD]を1E8cm⁻¹以 20 てRFデバイスを作成すると、BMDから再溶解した酸 素による転位のピンニング効果により、熱処理時におい てポート接触箇所にスリップが発生することは抑制でき る。しかし、デバイスプロセス中の熱ストレスによっ て、基板の全面にスリップが入るという問題があった。 [0007]

> 【発明が解決しようとする課題】上述のように、従来は [Oi] が低い高抵抗基板において、スリップを有効に 防止することができず、スリップに起因した不良により 歩留まりの低下を招いていた。

【0008】本発明は上記事情に鑑みてなされたもの 30 で、RF特性に優れた髙抵抗基板であって、スリップに 起因した不良の発生を防止し、歩留まりを向上させると とが可能な半導体装置及びその製造方法を提供すること を目的とする。

[0009]

【課題を解決するための手段】本発明の半導体装置は、 基板中の[Oi]が8E17cm-'以下、[BMD]が 1E8cm-'以上、比抵抗が500Q・cm以上である 半導体基板を用いて回路が形成されていることを特徴と 40 する。

【0010】本発明の半導体装置の製造方法は、[0 i] が8E17cm-'以下、[BMD] が1E8cm-' 以上、及び比抵抗が500Q·cm以上の半導体基板を 用い、回路を形成するためのデバイスプロセス中の熱工 程を、1000℃換算で25時間以内とする点に特徴が ある。

【0011】また本発明の半導体装置の製造方法は、 [Oi] が8E17cm-'以下、及び比抵抗が500Q · c m以上の半導体基板に対し、500~700℃で5 50 時間以内熱処理を行って、[BMD]を1E8cm-'以

上とするステップと、この半導体基板を用いて回路を形 成するステップであって、回路形成時の熱処理を100 0℃換算で25時間以内とすることを特徴とする。

【0012】あるいは本発明の半導体装置の製造方法 は、結晶引き上げ時に、N.を1E13cm-'以上ドー プすることにより [BMD] を1E8cm-'以上とし た、[Oi] が8 E 1 7 c m⁻³以下で比抵抗が500Ω ・cm以上の半導体基板を得るステップと、この半導体 基板を用いて回路を形成するステップであって、回路形 成時の熱処理を1000℃換算で25時間以内とするス 10 テップとを備えることを特徴とする。

[0013]

【発明の実施の形態】上述したように、高抵抗基板にお いて、基板比抵抗を下げないようにしつつ[Oi]を低 下させた場合、熱処理時にボート接触箇所においてスリ ップが発生したり、熱ストレスが原因となって基板全面 にスリップが発生するという問題があった。

【0014】その対策としては、BMDを所定数以上形 成するという手法がある。図2に、BMDの密度(以 下、[BMD]と称する)とスリップ長との関係を示 す。この図2より明らかなように、[BMD]を1E8 cm-'以上形成することで、スリップを有効に防止でき ることがわかる。

【0015】[Oi]が8E17cm-'以下である[O i] の低い基板では酸素析出は起り難い。しかし、例え ば500~700℃の低温熱処理を行ったり、N,を導 入することで酸素析出を加速して、BMDを形成するこ とが可能である。

【0016】ところで、BMDを高密度に形成すると、 機械強度(上降伏応力: σ)が劣化し、デバイスプロセ 30 ス中においてスリップが多発する場合がある。

【0017】図3に、機械強度のBMDに対する依存性 を示す。ことで、一点鎖線し1で示された曲線は、[0 i] が14E17cm-'、点線L2は[Oi] が10E1 7 c m⁻'、実線L3は[Oi]が8E17c m⁻'である ときの[BMD]と機械強度との関係を示している。

【0018】との図3から明らかなように、BMDが増 加するに従って機械強度が低下するが、[Oi]が高い 場合程その低下現象が顕著であり、[Oi]が低い場合 には大幅な機械強度の低下は起とらない。

【0019】また、図4に、機械強度の熱処理時間に対 する依存性を示す。 とこで、点線し11で示された曲線 は、[Oi] が14E17cm-*、実線L12は[Oi] が8 E 1 7 c m-3 における熱処理時間と機械強度との関 係を示す。

【0020】との図4より、熱処理時間が長くなるにつ れて、機械強度は低下していくことがわかる。また、

[Oi] が高い程機械強度の低下がより顕著であり、

[Oi] が低い場合はあまり低下しない。図4に基づ

き、デバイスプロセス中の熱処理時間を1000°C換算 50 【0033】(4)比較例2

で25時間以内とすることで、機械強度の劣化の防止が 可能であるとする。

【0021】以上の考察に基づき、本発明の実施の形態 では、図1に示されたように、 [〇i]が低く([〇 i] ≦8E17cm-')、商抵抗 (ρ≥500Q·c m)の基板を用意し(ステップS100)、この基板に 低温熱処理 (500~700℃) を5時間以内行ってB MDを所定数以上([BMD] ≥ 1 E 8 c m⁻³)形成し (ステップS102) する。

【0022】ただし、デバイスプロセス中の熱処理行程 で、BMDが成長しすぎて機械強度が低下しないように するため、デバイスプロセス中の熱工程を1000℃換 算で25時間以内(ステップS104)とする。

【0023】とこで、BMDの形成には、低温熱処理に 限らず、N,の導入を用いてもよい。

【0024】1000℃での熱処理時間(t)への換算 には、([Oi] - [Oi] E) * (D·t) = 一定の関係を 用いた。

【0025】但し、[Oi] は熱処理前における基板に含 20 まれる酸素濃度、[Oi] Eは酸素の過飽和度、Dは拡散 係数とする。

【0026】以下に、上記実施の形態に基づいて作成し た実施例1及び2、従来の技術に相当する比較例1及び 2について、それぞれ説明する。

【0027】(1)実施例1

MC Z法を用いて、基板比抵抗ρが5 k Q·cm、[O i]が6E17atoms・cm⁻³であるミラーウェーハを試作 し、600℃で6時間、低温熱処理を行い、5E8cm -3のBMDを形成した。

【0028】このミラーウェーハを支持基板とし、貼り 合わせ法を用いて、シリコン酸化膜の厚さ(tsi)が 0. 2 μm、埋め込み酸化膜の厚さ(t BOX)が0.2 μmの薄膜SOIウェーハを試作した。

【0029】 このSOIウェーハに、RF BiCMO SプロセスでRF通信用デバイスを試作した。ここで、 RF通信用デバイスにおけるBiCMOSプロセス中の 熱工程は、1000℃に換算して15時間とした。

【0030】このようなRFデバイスを試作したウェー ハの機械強度を3点曲げで評価したところ、1000℃ 40 において11MPaであった。

【0031】(2)実施例2

上記実施例1とBMDの形成方法が異なり、結晶引き上 げ時に1E14cm-'のN,をドープすることによりB MDを形成した。他の点は実施例1と同様であり、説明 を省略する。

【0032】(3)比較例1

上記実施例1、2と異なり、BMDの形成のための低温 熱処理を行わなかった。他の点は実施例1及び2と同様 であり、説明を省略する。

上記実施例1において、RF通信用デバイスにおけるB iCMOSプロセス中の熱工程を、1000℃換算で4 0時間行った。他の点は、実施例1及び2と同様であり 説明を省略する。との比較例2に従い、RF通信用デバ イスを試作したウェーハの機械強度を測定したところ、 8MPaであった。.

5

【0034】上記実施例1及び2、比較例1及び2のウ ェーハに対して、RF特性、歩留まり率、及び結晶欠陥 (スリップ) の発生を調べたところ、図5 に示されるよ うな結果が得られた。

【0035】実施例1及び2、比較例1及び2におい て、いずれもRF特性は良好であった。

【0036】実施例1及び2はいずれも結晶欠陥が発生 せず、歩留まり比も比較例1より2割高かった。

【0037】比較例1では、ボート接触箇所において、 結晶欠陥が発生した。比較例2では、全面に結晶欠陥が 発生し、デバイスの作成が不能で装置として完成するに 至らなかった。

【0038】とのように、実施例1及び2の結果から、 上記実施の形態によれば、ボート接触箇所も含めて結晶 欠陥の発生を防止することができ、歩留まり比が向上す るととがわかった。

【0039】即ち、BMDを1E8cm-'以上析出させ ることで、ボート接触箇所を含めたスリップの発生を抑 制することができ、デバイス不良を防止し歩留まりの向 上に寄与することが確認された。ここで、[Oi]が低 * *い基板でBMDを析出させる方法としては、実施例1の ように低温熱処理を5時間以上行う方法を用いてもよ く、実施例2のようにN2をドープする方法、あるいは Cをドープする方法を用いてよい。

【0040】上述した実施の形態は一例であって、本発 明を限定するものではない。例えば、上記実施の形態で はSOIウェーハを用いている。しかし、SOIウェー ハに限らず、500Q·cm以上の高抵抗のバルクウェ ーハを用いてもよい。

10 [0041]

【発明の効果】以上説明したように、本発明の半導体装 置は、基板中の[Oi]が8E17cm-'以下、[BM D] が1 E 8 c m⁻³以上、比抵抗が5 0 0 Q · c m以上 である基板に回路を形成することで、良好なRF特性を 確保しつつ、結晶欠陥の発生を防止して製造歩留まりを 向上させることが可能である。このような半導体装置 は、本発明の製造方法により得ることができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態による半導体装置の製造 20 方法の手順を示したフローチャート。

【図2】BMDとスリップ長との関係を示したグラフ。


【図3】BMDと機械強度との関係を示したグラフ。

【図4】熱処理時間と機械強度との関係を示したグラ

【図5】実施例1及び2と比較例1及び2のRF特性、 歩留まり比、結晶欠陥の発生の有無を示した説明図。

【図1】

【図2】



【図3】

機械強度低下 18 18 14 (a.u.) 12 10 極極強関の 8 6 1E+11 1E+09 1E+05 1E+07 [BMD] (cm⁻³)

【図4】

18 (F) 14 (F) 12 10 8 8 スリップ発生 20 40 60 熱処理時間 (時間)

【図5】

	RF特性	参留まり比	総品欠陥 (スリップ)
実施例1	A	1,2	気生せず
突施例 2	<u>A</u>	1.2	免生せず
比较例1	ġ.	1.0	ポート接触箇所に おいて発生
比較例 2	A	試作不可	全面に発生

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

【発行日】平成15年7月31日(2003.7.31)

【公開番号】特開2002-9081 (P2002-9081A)

【公開日】平成14年1月11日(2002.1.11)

【年通号数】公開特許公報14-91

【出願番号】特願2000-191323 (P2000-191323)

【国際特許分類第7版】

H01L 21/324

// C30B 29/06

[FI]

H01L 21/324 X C30B 29/06 A

【手続補正書】

【提出日】平成15年4月25日(2003.4.2 5)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】半導体基板上に回路が形成された半導体装置において、

前記半導体基板は、基板中の格子間酸素濃度(以下、 [Oi]と称する)が8 E 1 7 c m⁻³以下、微小欠陥密 度(以下、[BMD]と称する)が1 E 8 c m⁻³以上、 比抵抗が5 0 0 Q・c m以上であることを特徴とする半 連体装置。

【請求項2】半導体基板の表面部分に回路が形成された 半導体装置において、

前記半導体基板は、[Oi]が8E17cm-'以下、 [BMD]が1E8cm-'以上、比抵抗が500Q・cm以上であり、

1000℃換算で25時間以内の熱処理工程を含むデバイスプロセスによって、前記半導体基板の表面部分に前記回路が形成されていることを特徴とする半導体装置。 【請求項3】前記半導体基板は、【Oi】が8E17cm⁻¹以下、及び比抵抗が500Ω·cm以上の半導体基板に対し、500~700℃で5時間以内熱処理を行って、【BMD】を1E8cm⁻¹以上としたことにより得られたものであることを特徴とする請求項2記載の半導体装置。

【請求項4】前記半導体基板は、結晶引き上げ時に、N,を1E13cm-3以上ドープすることにより[BMD]を1E8cm-3以上とした、[Oi]が8E17cm-3以下で比抵抗が500Ω・cm以上であることを特徴とする請求項2記載の半導体装置。

【請求項5】半導体基板を用いて回路を形成し、半導体 装置を製造する方法において、

[Oi] が8 E 1 7 c m⁻¹以下、 [BMD] が1 E 8 c m⁻¹以上、及び比抵抗が5 0 0 Q·c m以上の半導体基板を用い、前記回路を形成するためのデバイスプロセス中の熱工程を、1000 C換算で25時間以内とすることを特徴とする半導体装置の製造方法。

【請求項6】 [Oi] が8 E 1 7 c m⁻³以下、及び比抵抗が500Q・c m以上の半導体基板に、500~700°Cで5時間以内熱処理を行って、[BMD]を1E8cm⁻³以上とすることで、前記半導体基板を得るステップをさらに備えることを特徴とする請求項5記載の半導体装置の製造方法。

【請求項7】結晶引き上げ時に、 N_{\star} を $1E13cm^{-3}$ 以上ドープすることにより [BMD]を $1E8cm^{-3}$ 以上とした、 [Oi] が $8E17cm^{-3}$ 以下で比抵抗が $500\Omega\cdot cm$ 以上の前記半導体基板を得るステップをさらに備えることを特徴とする請求項5記載の半導体装置の製造方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正内容】

[0009]

【課題を解決するための手段】本発明の半導体装置は、基板中の [Oi] が8 E 1 7 c m - 3以下、 [BMD] が 1 E 8 c m - 3以上、比抵抗が500Q・c m以上である 半導体基板を用いて回路が形成されていることを特徴とする。また本発明の半導体装置は、半導体基板の表面部分に回路が形成されており、前記半導体基板は、 [Oi] が8 E 1 7 c m - 3以下、 [BMD] が1 E 8 c m - 3以上、比抵抗が500Q・c m以上であり、1000℃ 換算で25時間以内の熱処理工程を含むデバイスプロセ

スによって、前記半導体基板の表面部分に前記回路が形成されていることを特徴とする。とこで、前記半導体基板は、 [Oi] が8 E 1 7 c m⁻³以下、及び比抵抗が5000・c m以上の半導体基板に対し、500~700°で5時間以内熱処理を行って、 [BMD]を1 E 8 c m⁻³以上としたことにより得られたものであってもよい。あるいは前記半導体基板は、結晶引き上げ時に、N₁を1 E 1 3 c m⁻³以上ドーブすることにより [BMD]を1 E 8 c m⁻³以上とした、 [Oi] が8 E 1 7 c m⁻³以下で比抵抗が5000・c m以上であってもよい。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】本発明の半導体装置の製造方法は、【Oi]が8E17cm-*以下、【BMD】が1E8cm-*以上、及び比抵抗が500Q・cm以上の半導体基板を用い、回路を形成するためのデバイスプロセス中の熱工程を、1000°C換算で25時間以内とする点に特徴が

ある。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】 CCで、 [Oi] が8E17cm⁻¹以下、 及び比抵抗が500Ω・cm以上の半導体基板に、500~700℃で5時間以内熱処理を行って、 [BMD] を1E8cm⁻¹以上とすることで、前記半導体基板を得るステップをさらに備えることもできる。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

【0012】あるいは、結晶引き上げ時に、N.を1E 13cm⁻¹以上ドーブすることにより [BMD] を1E 8cm⁻¹以上とした、 [Oi] が8E17cm⁻¹以下で 比抵抗が500Ω·cm以上の前記半導体基板を得るス テップをさらに備えてもよい。